Sản xuất DRAM

Mỗi gói chip bộ nhớ lại gồm một hoặc nhiều khuôn, mỗi khuôn được cắt ra từ một miếng wafer silicon lớn hơn hình tròn. Những tấm silicon này được kiểm tra rất kỹ trong quá trình sản xuất để tránh sai sót. Sau khi các khuôn riêng lẻ đã được cắt ra, chúng sẽ được xếp vào một gói và nối lại bằng dây dẫn – đây là kết cấu cơ bản của một chip DRAM.   

Độ phân giải của tấm wafer, được đo bằng nanomet, là một yếu tố quan trọng trong việc sản xuất DRAM. Cũng như CPU, công nghệ DRAM phát triển bằng cách thu nhỏ kích thước để đạt đến mật độ dữ liệu và tốc độ cao hơn.

Tốc độ DRAM gắn liên với tiến bộ công nghệ chủ chốt trong quá trình sản xuất kiểu in khắc, các tiến bộ này có vai trò như những cột mốc trong sự phát triển DRAM. Bảng dưới đây sẽ cho bạn thấy mục tiêu của quá trình sản xuất DRAM do Hiệp hội chỉ dẫn công nghệ bán dẫn quốc tế (ITRS) lập ra.

Mục tiêu DRAM của ITRS 
Nguồn: Hiệp hội công nghiệp bán dẫn  

ITRS giải thích, “1/2 pitch DRAM tỉ lệ với chiều rộng và khoảng cách giữa các dòng kim loại kết nối các khối dữ liệu DRAM -- pitch càng nhỏ, các khối dữ liệu càng dễ đặt vào một diện tích nhất định… Chiều dài cổng càng ngắn, tốc độ luân chuyển càng cao.” 

Việc tạo ra các dòng điện nhỏ hơn cho phép dữ liệu di chuyển nhanh hơn trong khi tiêu tốn ít điện năng hơn. Mỗi bước phát triển lại giúp tăng hiệu suất, nâng cao dung lượng và cải tiến tính năng tốc độ: tương tự như sự phát triển của công nghệ CPU.  

Đến năm 2010 và 2011, khi ngành công nghiệp máy tính chuyển sang công nghệ sản xuất 45nm, wafer 450mm, dày 45 micromet và gói chip 3D, các thay đổi lớn sẽ diễn ra. Nhiều công ty tỏ ý lo ngại trước những bước chuyển công nghệ mang tính cách mạng, phần lớn đều liên quan tới chi phí thay thế hoặc cải tiến dây chuyền sản xuất, cũng như sự xuống cấp của điện năng trong một số thiết bị sản xuất theo công nghệ 45nm.  

Khi ngành công nghiệp máy tính chuyển sang công nghệ 45nm, điện trở sẽ tăng và gây ra hiện tượng tán xạ điện. Khi kích thước dây dẫn điện giảm xuống, dòng điện sẽ lan truyền khó khăn hơn do dây đồng nhỏ hơn sẽ có điện trở cao hơn, làm tăng nguy cơ nhiễu tín hiệu.   

Mục tiêu DRAM của ITRS 
Nguồn: Bài giảng của tiến sĩ. Tsujimura - ITPC Panelist  

Bên cạnh việc tăng khả năng dẫn điện, một cách khác khá thú vị để nâng cao chất lượng dòng điện là giảm điện trở của transitor. Nhiều nhà sản xuất đã sử dụng những vật liệu cao cấp nhằm tăng tính dẫn điện của khuôn. Và trong năm 2007, Toshiba đã thành công trong việc tăng cường độ dòng điện lên 35% từ một transitor bằng cách dùng cấu hình vật liệu khác và rải chất dẫn điện lên bề mặt viền giữa các điện cực của transitor và chất nền silicon.  

Hiện tại một số nghiên cứu đã được tiến hành trên loại ống nano carbon (CNT). Đây là loại chất liệu dẫn điện hứa hẹn sẽ duy trì định luật Moore cho đến năm 2020. Theo Philip G. Collins và Phaedon Avouris của tạp chí Scientific American (Số tháng 12 năm 2000), các ống nano kim loại có thể có cường độ dòng điện gấp 1000 lần so với các kim loại như bạc và đồng.   

Sử dụng ống nano carbon là một thử thách lớn với các công ty non trẻ bởi quá trình sản xuất nó vô cùng phức tạp, bao gồm nhiều kỹ thuật mới và không thích hợp lắm đối với việc sản xuất hàng loạt chất bán dẫn.   

Tháng 5 năm 2007, Micron Technology công bố loại chip DDR2 và DDR3 DRAM sử dụng công nghệ 78-nanomet. Với công nghệ sản xuất mới này, Micron đã tăng tần số dữ liệu lên 1,066MHz trong khi vẫn giữ được mức điện áp hoạt động là 1.8v. Đây là một thành tựu đáng nể bởi nó giúp bộ nhớ DDR2 1,066MHz tương thích rất tốt với tất cả các loại bo mạch chủ do hoạt động ở tiêu chuẩn điện áp DDR2 được JEDEC chứng nhận, đồng nghĩa với việc nó có khả năng tương thích với loại CPU AM2+ mới của AMD với tốc độ bộ nhớ DDR2 1,066MHz.

Các module xây dựng trên những loại IC này cũng sẽ có khả năng overclock cao hơn như trong loại khuôn DDR3 “6F2” hiện tại của Micron; “Bằng cách sử dụng quy trình 78nm và công nghệ 6F2, Micron đã đạt được kích thước ô dữ liệu nhỏ nhất mà một thiết bị DRAM có thể đạt được: 0.0365 µm..." Hiện tại, tất cả các DDR3 có thời gian trễ thấp với tốc độ 1,333MHz và 1,600MHz đều sử dụng chip bộ nhớ nền tảng Micron D9.

Đây là nguyên nhân chính khiến những người đam mê công nghệ truy lùng từng chip DRAM và ép chúng chạy theo một kiểu bộ nhớ nhất định – đây cũng là điều đã xảy đến với chip Winbond BH-5 và Samsung TCCD trên một số module DDR1. Cần chú ý rằng một số nhà sản xuất như Corsair và OCZ Technology có xu hướng overclock sẵn các DRAM chất lượng cao nhưng có tần số thấp bằng cách tăng điện áp hoạt động để chúng chạy với tốc độ xung nhịp cao hơn.   

Theo báo cáo của Nikkei Business Daily, các nhà khoa học và kỹ sư Nhật Bản tại Tổ chức phát triển công nghệ và năng lượng mới (NEDO) đã thành công trong việc tạo ra thiết kế 26 nanomet bằng cách sử dụng tia Siêu cực tím (EUV). Hệ thống EUV do Canon phát triển và một dây chuyền sản xuất hàng loạt có thể sẽ đi vào vận hành sớm nhất vào năm 2011, nhưng nhiều khả năng hơn là vào năm 2012.

Sự thay đổi mang tính cách mạng của Xung nhịp Không đồng bộ ( Asynchronous )  và Đồng bộ ( Synchronous )

Những thế hệ ban đầu của công nghệ bộ nhớ được dựa trên cấu trúc Xung nhịp đồng hồ không đồng bộ . Những bộ nhớ không đồng bộ bao gồm FPM ( Fast Page Mode ) RAM và EDO ( Extended Data Out ) RAM và những kiểu khác nữa . Đúng như tên gọi , bộ nhớ này không đồng bộ với tốc độ Bus hệ thống và thiết kế này bị hạn chế khi tốc độ làm việc nhanh hơn 66MHz .

Bộ nhớ máy tính tiên tiến vẫn còn dựa vào thiết kế đồng hồ đồng bộ và đã trở thành độc tôn sau khi thị trường chú trọng tới SD-RAM (Synchronous Dynamic RAM ) với tốc độ ban đầu là 66MHz và có hạn chế bởi việc chuyền một tín hiệu bằng một chu kì đồng hồ . Điều đó khiến cho bộ nhớ DDR SD-RAM (Double Data Rate Synchronous Dynamic Random Access Memory ) ra đời , nó được thiết kế để đạt được hiệu suất cao hơn bằng việc gửi hai tín hiệu dữ liệu chỉ bằng một chu kì xung nhịp .

Thế hệ thứ nhất : DDR1

Thế hệ đầu tiên cho hệ thống máy tính để bàn là những thanh nhớ DDR1 (Double-Data Rate ) được thiết kế với giao diện 184 tiếp điểm , trong khi đó bộ nhớ SD-RAM với 164 chân tiếp xúc . DDR1 hầu hết dựa trên những Chip TSOP (Thin Small-Outline Package ) , và một số khác rất ít sử dụng Chip BGA ( Ball Grid Array ) .

Một nhược điểm của TSOP là yêu cầu nhiều bảng mạch in hơn vì nó có mật độ dữ liệu thấp hơn vì vậy sẽ gặp hạn chế khi sử dụng trong những giải pháp di động như trong máy tính xách tay . TSOP cũng cho thấy nhiều tín hiệu yếu hơn khi chạy với tốc độ cao khi so sánh với BGA .

DDR1 DRAM thường có nhiệt độ cao nhất khoảng 85^oC , nhưng đôi khi sẽ thấp hơn phụ thuộc vào những linh kiện và nhà sản xuất . Về lí thuyết những thanh nhớ DDR1 dùng những Chip TSOP chịu đựng được nhiệt độ làm việc cao hơn mà không bị gãy chân kết nối khi so với những DRAM dùng Chip BGA dùng trong bộ nhớ DDR2 và DDR3 bởi vì nó có chân mối hàn lớn hơn và dễ dàng tiếp xúc hơn .

Nhiệt độ làm việc cao nhất của những thanh nhớ thường thấp hơn tính năng kĩ thuật của DRAM và tuỳ thuộc vào phương án tản nhiệt của nhà sản xuất mạch in và Chip đưa ra .

Tần số Bus DDR chuẩn công bố là 100MHz ,133 MHz , 166MHz và 200MHz , nhưng đôi khi với tốc độ 150MHz , 183MHz và lại vượt quá 200MHz được bán cho người tiêu dùng . Bộ nhớ DDR đưa ra hai tín hiệu dữ liệu trong một chu kì xung nhịp đồng hồ và như vậy theo lí thuyết tần số dữ liệu sẽ là 200MHz , 266MHz , 333MHz và 400MHz .

Điện áp làm việc với bộ nhớ DDR1 chuẩn theo quy định JEDEC đưa ra là 2.5V , tuy nhiên một số nhà sản xuất chứng nhận những thanh nhớ của họ có thể làm việc được với điện áp 2.8V+ trong khi vẫn bảo hành sản phẩm của họ với điện áp như vậy . Con số này vô cùng quan trọng cho những người ham mê công nghệ ưa thích chạy Overclock hệ thống của họ .

Cấu trúc đồng bộ điểm bắt đầu

Một trong những thay đổi một cách có ý nghĩa trong DDR1 đó là không dựa vào Đồng hồ trung tâm ( Central Clock ) được dùng trong SDR và đưa ra thiết kế Đồng bộ điểm bắt đầu (Source-Synchronous ) hoặc còn gọi là Strobing .

Lợi ích của nó cho phép đạt được hiệu suất làm việc cao hơn . Việc đưa ra cấu trúc DQS (single-ended Data Strobe ) tạo thêm một lớp theo dõi giữa Dữ liệu ( Data ) và Hệ thống xung nhịp ( System Clock ) trung tâm .

Data Strobe “Single-End” của bộ nhớ DDR dựa vào sườn lên và sườn xuống của tín hiệu xung nhịp đồng hồ . DQS theo dõi Dữ liệu hiệu quả hơn và hạn chế những nhiễu xuyên âm , nhiều tiếng vọng và tín hiệu phản xạ  và giảm độ méo tín hiệu .

Việc giới thiệu thêm lớp thời gian Data Strobe  đã trợ giúp cho việc bám sát Dữ liệu với đồng hồ xung nhịp hiệu quả hơn trong những tốc độ cao hơn , tuy nhiên nó cũng tạo thêm những sự phức tạp .

Mặc dù Data Strobe giảm bớt sự sai lệch thời gian giữa Dữ liệu ( Data ) và Đồng hồ Hệ thống ( System Clock ) tại những tần số cao hơn thì tự bản thân Data Strobe lại tạo ra một nhiễu ảo với Đồng hồ hệ thống . Kết quả phải thêm bộ phận  giảm mức nhiễu này để bảo đảm hệ thống làm việc tốt .