Theo nguồn tin gần gũi với TSMC đề nghị không  nêu tên nói rằng , TSMC có thể thương mại Chip 3D đầu tiên trước khi kết thúc năm  2011 . Khung thời gian của TSMC là cuối năm  2011 trùng với thời gian kế hoạch của Intel .

Nhờ việc những lớp Silicon có thể xếp chồng lên nhau , Chip 3D có thể đạt hiệu suất làm việc tăng gấp ba trong khi mức độ tiêu thụ điện  năng giảm 50% . Vì lí do này mà những Chip 3D có ưu tiên quan trọng trong những thiết bị mobile thế hệ mới như Tablet , SmartPhone … đó là những loại sản phẩm mà Intel đang thất bại .

Những Chip 3D được cho là sẽ giải quyết một số vấn đề cho những nhà sản xuất khi mong muốn tăng hiệu suất làm việc trong những Chip ngày càng nhỏ . Khi mật độ bóng bán dẫn tăng lên thì dây dẫn nối với những bóng bán dẫn cần mỏng hơn và gần hơn kết quả là trở kháng tăng lên và nóng hơn . Những vấn đề này nguyên nhân khiến cho tín hiệu bị trễ và hạn chế tốc độ xung nhịp của Chip .

TSMC cho rằng “ Chip 3D rất hấp dẫn bởi vì có mật độ bóng bán dẫn tăng lên . Tuy nhiên nó rất khó khăn khi chế tạo bởi vì có vấn đề khi kiểm nghiệm . Nếu bạn có 5 ngăn xếp chồng lên nhau và nếu một ngăn bị hỏng bạn phải vứt bỏ đi tất cả .”

Vì lí do này mà TSMC sẽ phát triển Chip 2D thay thế lớp nền Polymer bằng Silicon để tăng mật độ bóng bán dẫn . Nhà sản xuất thiết bị thông tin là Xilinx đã kí kết với TSMC để sản xuất FPGA (field programmable gate array ) Virtex-7 bằng công nghệ Chip 2D bằng cách đặt 3 khuôn Chip lên một lớp nền Silicon . Xilinx nói hôm 8/3 rằng Chip mẫu đầu tiên Virtex-7 485T FPGA sẽ có trong tháng Tám .

TSMC đã làm việc chặt chẽ với những nhà đóng gói Chip và cung cấp phần mềm tự động thiết kế để hỗ trợ cho việc thương mại hóa công nghệ Chip 3D .

Trong tháng 4/2007 , IBM và RPI (Rensselaer Polytechnic Institute ) đã thông báo cung cấp phiên bản đầu tiên của Chip 3D với sự hỗ trợ của DARPS (Defense Advanced Research Project Agency ) . Những Chip 3D kết hợp vài lớp Silicon dùng công nghệ có tên gọi Wafer Bonding .

Kỹ thuật của IBM dùng đế Silicon với những lớp Wafer hoạt động trên cùng . Công nghệ ngày cho phép bộ vi xử lí  đặt dưới cùng của ngăn xếp với những lớp bộ nhớ và linh kiện khác phía trên , kết quả là giảm hàng nghìn lần chiều dài kết nối . Mật độ bóng bán dẫn lớn hơn , giảm khoảng cách dữ liệu truyền đi và kết quả là xử lí nhanh hơn .

IBM dùng các đường kết nối xuyên qua Silicon TSV (through-silicon via  ) để nối tới những ngăn xếp của nhiều linh kiện trong Chip . TSV cho phép tản nhiệt hiệu quả hơn qua những ngăn xếp tới hệ thống  làm mát .